הבית > חֲדָשׁוֹת > תוכן

LCD מסך מגע

Dec 13, 2017

בקר מסך LCD כולל מודול ממשק נתונים, מודול זיכרון (FSMC_Ctrl (SDRAM_Ctrl), מודול תצוגת גביש נוזלי (TFT_Ctrl) ומודול בקרת מגע (TOUCH_Ctrl), דיאגרמת הבלוק שמופיעה באיור 2.

2.png

מסך מגע LCD תהליך העבודה: מעבד (STM32F407) דרך האוטובוס FSMC לשלוח נתונים ל FPGA, את המודול FSMC_Ctrl לקבל נתונים, מודול בקרת תזמון SDRAM_Ctrl לכתוב זיכרון SDRAM, בקרת תזמון של מודול TFT_Ctrl מ SDRAM לקרוא נתונים תצוגה בזמן אמת. המודול TOUCH_Ctrl מפעיל את שבב בקרת המגע ADS7843 ושולח את הקואורדינטות שנאספו למודול FSMC_Ctrl כדי להמתין עד ש- ARM יקרא אותו באופן קבוע.


1. מודול אינטראקציה נתונים

מודול חילופי הנתונים הוא המפתח להבנת שידור נתונים דו-כיווני, אוטובוס FSMC כולל אות שבב נבחר CS וכתוב אות WR, קריאת אותות RD, כתובת האוטובוס AB 25: 0 (מצב ריבוב), אוטובוס נתונים DB 15: 0 כתובת / נתונים ריבוב אות בקרה NADV (באמצעות קו כתובת מרובת). ביניהם, שבב לבחור אות CS, לקרוא ולכתוב פעולות האות אות RD WR יעיל בדרך כלל בעוצמה נמוכה. בעת כתיבת אות הפעולה WR עבור צריכת חשמל נמוכה, ARM שולח את תצוגת גביש נוזלי כתובת ונתונים לאוטובוס DB, כתובת התפס על הקצה העולה של האות NADV, ואת הנתונים המקביל על הקצה העולה של האות WR, אשר מוצג על LCD לאחר מטמון SDRAM. כאשר אות הקריאה לפעולה RD נמוך, FPGA שולח את קואורדינטות המגע לאוטובוס DB. ARM מבינה את פעולת המגע על פי ערך הקואורדינטות של מיפוי מרחב הכתובות של המפות, ותרשים רצף העבודה של FSMC מוצג בתרשים 3.

3.png


2. מודול תצוגת גביש נוזלי

על פי עקרון התצוגה של מסך גביש נוזלי, את האות נשלט על ידי מודול זה כולל בעיקר פיקסל שעון השעון, קו / שדה סינכרוני אות לאפשר אות. על פי דרישת העיתוי של תצוגת LCD, תזמון בקרת ה- LCD מתוכנן על ידי FPGA, והבקרה של אות השורה, אות המסגרת והאות הנסתר מתממשת.

ביניהם, המסגרת סריקה רצף הזמן מבוסס על HSYNC כמו שעון התייחסות, HSYNC משמש קו סריקה האות, ו VSYNC הוא סינכרון מסגרת המסגרת, ואת רמת נמוכה יעיל. כל מסגרת סרוקה, השטח האפקטיבי של הקצה הקדמי של האות VSYNC הוא מסגרת הכתף הכתף (VBPD + 1), יש מסגרת אחורית שמיכה הכתף הקדמית (VFPD + 1), האות VSYNC יעיל לפני שיש (VSPW + 1), אמר המסגרת מסגרת סינכרון דופק רוחב האות. ביניהם, VBPD, VFPD, ו VSPW מבוססים על שעון HSYNC התייחסות. באופן דומה, עבור כל שורה של אותות סריקה, יש גם כתף גב נסתרת (HBPD + 1), כתף קדמית מוסתרת (HFPD + 1), רוחב סינכרוני רוחב פולס האות (HSPW + 1), ושעון פיקסל VCLK יחידה. לקבלת רזולוציית מסך LCD שונה, תזמון התצוגה שונה מאלו של הכתף הקדמית, הכתף החבויה ורוחב הדופק של האות. מנהל ההתקן יכול להחליף את מסכי LCD שונים רק על ידי שינוי פרמטרים אלה.

על מנת להפוך את מנהל התצוגה של מסך LCD למגוון רזולוציות שונות, בתוך שפת החומרה של FPGA Verilog עם VCL, VBDD, VFPD, VSPW, HBPD, HFP, HSPW פרמטרים של מסך LCD אחר, באמצעות שורת הכתובת של ה- FSMC 2 כמו הפרמטרים שליטה של מסך LCD. ביישום, אנחנו רק צריכים לשנות את הכתובת של מפת סיביות לשלוט קצת כדי להבין את תצורת הפרמטרים, אשר מתאים מסכי LCD שונים ומשפר את הטלטלות של הבקר. דיאגרמת רצף הזמן של תצוגת גביש נוזלי מוצג באיור 4.

4.png

3. מודול זיכרון

מודול הזיכרון כולל נתונים preprocessing מודול, בקר SDRAM ומודול המטמון, בעיקר כדי להשלים את הנתונים קלט קלט נתונים להציג לקרוא. מבנה מודול הזיכרון שמוצג באיור 5.

5.png

4. מודול עיבוד נתונים

מודול עיבוד הנתונים כולל בעיקר את השילוב והמטמון של נתונים. בגלל קצב העברת הנתונים של האוטובוס FSMC הוא הרבה יותר נמוך מאשר תדר העבודה של SDRAM, על מנת לפתור את חוסר התאמה בין הדולר, הנתונים במטמון לפני הנתונים נכתב SDRAM כדי למנוע אובדן נתונים.

על מנת להבטיח את ההתאמה בין נתוני התצוגה לכתובת, למנוע את שגיאת התצוגה, את כתובת ונתונים הנתונים המוצגים על ידי שחבור, שחבור לאחר הנתונים נכתב למאגר FIFO (תחילה בהתחלה, FIFO), את פעולת הכתיבה לחכות עבור SDRAM.


5. מודול מטמון

מודול המטמון כולל שני זיכרון גישה אקראית אחת (זיכרון גישה אקראית, RAM), שתפקידה העיקרי הוא להשיג נתוני הפעלה מתמשכים של נתוני פינג-פונג על ידי שני RAM, עקרון הפעולה של פינג-פונג כפי שמוצג באיור 6.

6.png

על מנת לממש את הצגת רציף של נתוני הפלט, בעומק של שני פנימי SDRAM back-end סוף קריאה FPGA עבור 2048, רוחב 16 זיכרון RAM, דרך זרם הנתונים קלט זרם הבחירה "ו" פלט נתונים זרם בחירת יחידת "לעבור באופן קבוע , לאחר מטמון RAM זרם הנתונים נשלח ברציפות יחידת עיבוד נתונים זרימת "עיבוד.

הנתונים של כל מסגרת בתצוגה התהליך, ב הראשון לשני קו האות לפני הגעתו של אות סינכרוני במהלך הקריאה מראש של הנתונים ב SDRAM, RAM1 ו RAM2 לכתוב נתונים מראש, כך הראשון האות לאפשר מגיע יכול בהצלחה לקרוא את הנתונים RAM1 התצוגה הושלמה מיד מ מראש SDRAM קורא את נתוני השורה הבאה לתוך RAM1.

ב השני האות אות לאפשר אזורים, RAM2 הוא לקרוא ולהציג, ואת התהליך הוא זהה RAM1. בתורו, RAM1 ו RAM2 הם לקרוא ולכתוב לסירוגין כדי להשלים את פלט רציף של נתונים.


בקר sdram

בגלל תצוגת LCD דורש פלט נתונים רציף ולא הפרעה נתונים במהלך כל אות המאפשר, אז אנחנו צריכים להגדיר את הקריאה המבצע של SDRAM כמו העדיפות הגבוהה ביותר. בכל בקרת SDRAM, אנחנו חייבים מרכז הנתונים לקרוא שליטה.

בקר SDRAM שולט בעיקר באתחול, רענון, קריאה וכתיבה פעולות של SDRAM, ו SDRAM של קריאה וכתיבה שליטה הוא הליבה של מודול זה. זהו המפתח כדי לשפר את קצב עדכון הנתונים ולהפחית את הנטל של עיבוד נתוני ARM.

לכן, העיצוב של בקר SDRAM מיועד בעיקר לשיפור קצב עדכון הנתונים והפחתת שני היבטים של נטל עיבוד הנתונים ARM.


על מנת לשפר את קצב עדכון הנתונים, השיטה של קריאה בזמן קריאה וכתיבה מאומצת כדי לנצל באופן מלא את זמן המתנה נתון על ידי מאגר הנתונים. מונה הוא גם להגדיר במהלך הקריאה המבצע של SDRAM. הערך המרבי של הדלפק הוא M (M הוא פיקסל השורה של גביש נוזלי שונים), כך הנתונים יעיל יכול להיות כתוב RAM כדי לקרוא בנוחות.

מצד אחד, לקרוא לקרוא לקרוא במצב משמש בתהליך הפעולה SDRAM, כל קריאה 256 נתונים להגדיר שוב מחכה לקריאה הבאה, עד לקרוא נתונים תקפים; מצד שני, על פי פעולת פינג פונג להגדיר מונה נפרד, הערך המקסימלי הוא Y / 2 (Y עבור פיקסלים שונים LCD), כל אחד הושלם 1 פינג פונג פעולה מונה פלוס 1, שנצברו על האפס המרבי מציין כי תצוגת נתונים הושלמה, SDRAM לחכות עד המסגרת הבאה כדי להציג נתונים.

בשני בקר שליטה מרווח המתנה כדי לשחזר נתונים SDRAM האוטובוס, לכתוב פעולה של SDRAM, לקצר את זמן ההמתנה של פעולת כתיבה SDRAM, פעולת לכתוב על ידי כתיבת מצב לכתוב, כל פרץ 1 כותב 8 נתונים, ביעילות להקל על הבעיה אובדן נתונים וכתוצאה מכך של FSCM במהירות גבוהה ולא יכול קלט נתונים בעת שמירת רוחב הפס של SDRAM, משפר את קצב עדכון הנתונים.

זמן פעולה רענון קבוע (N מותאם על פי רזולוציית הגביש הנוזלי) בשורה הראשונה של N שורה של כל נתוני המסגרת, אשר מבטיח כי כל הבנק ב SDRAM ניתן לרענן ב 64ms, כדי למנוע סכסוך בין פעולת רענון לקרוא ולכתוב פעולה.


על מנת לשפר את קצב העדכון לתצוגה, להפחית את הנטל של עיבוד נתונים של גביש נוזלי ARM, יהיה בהתאם לשטח זיכרון הבנק מאגר חיץ מחולק ל 4 שכבות, כל שכבה יש 2MB, בקר SDRAM דרך רב SDRAM מבצע חיץ רב כדי להשיג את העיצוב מאיץ החומרה, עקרון העבודה שלה כפי שמוצג באיור 7.

7.png

המאיץ מממש את בקרת הלוגיקה המותאמת אישית באמצעות הוראות מותאמות אישית וטבלאות בדיקה, ומשיג פעולות שונות של FPGA על נתונים, כגון ביצוע פונקציות מתמטיות מורכבות, העברת נתונים ממקום למקום, וביצוע פעולה זהה פעמים רבות.

בתהליך התצוגה גביש נוזלי, מצד אחד, SDRAM יחולק ל 4 רמות, Bank1 כמו בתחתית, בתורו Bank2, Bank3, Bank4, באמצעות מבצע רב, לא יכול לשנות את הנחת היסוד של התצוגה, לשנות את אזור חיץ דרך כתובת ההוראה הראשונה לעדכן אזור ללא נתוני ARM לשלוח נתונים;

מצד שני, SDRAM מחולק ל 4 מאגרים. על-ידי שליחת הוראות מותאמות אישית, אנו משתמשים בטבלת חיפוש כדי לבצע פעולות מתמטיות בנתוני אזור חיץ שונים, ומבינים תצוגה שקופה ופונקציות אחרות.

אחסון הנתונים לפני מסגרת התצוגה ב- Bank1, אחסון נתוני המסגרת שיוצגו ב- Bank2 וב Bank3, הצגת נתוני המסגרת האחרונים, הצגת נתוני המסגרת הבאה ישירות בהוראה, הבטחת תקינות נתוני מסגרת התצוגה ושיפורם את האפקט החזותי של LCD. באמצעות multilayer ומבצע חיץ רב, חלק עיבוד נתונים מוקצה FPGA לעיבוד מקביל כדי להפחית את הנטל של עיבוד נתונים ARM. בהשוואה למצב עיבוד טורי של ARM, הוא יכול לשפר את קצב עדכון הנתונים.