info@panadisplay.com
עיצוב פריסה עבור מעגל אנלוגי CMOS

עיצוב פריסה עבור מעגל אנלוגי CMOS

Jan 20, 2018

מימוש של מערכת המודרנית CMOS הטכנולוגיה היא יותר ויותר מסובך, לעבוד מהר יותר ומהיר יותר, ואת מתח העבודה הוא יותר ויותר נמוך תוך צמצום גודל המכשיר שומר שטח שבב, להפחית את צריכת החשמל, לשפר את המהות הפנימית, אבל מודול שונה crosstalk ואת העיצוב הפריסה של הלא אידיאלי, מגביל מאוד את המהירות של המערכת ואת הדיוק, ולכן עיצוב הפריסה היא היבט חשוב של עיצוב מעגל אנלוגי של מעגל אנלוגי יחידה, ישנם שני עקרונות: כדי למזער את אזור השבב ישפיע על מרכיבים טפילים ב הביצועים מעגל נפל לרמה הנמוכה ביותר במאמר זה בעיקר מציג טרנזיסטורים אנלוגי סימטריה interdigital פריסת מעגל. תיאור קצר של הנגד ואת יישום הפריסה קבלים, ולהבין את הקישוריות.


1 CMOS יחידה באמצעות שיטת קיפול

יש התנגדות טפיליות קיבול במעגל MOS בפועל. סוג זה של פרמטר טפילי נקבע בעיקר על ידי צורת השער. מכיוון ששטח השער נקבע על ידי תכנון המעגל, אי אפשר להגדיר את יחידת הפריסה כדי להפחית את קיבול השער של המכשיר, אך אנו יכולים להפחית את הקיבול הטפילי האחר על ידי התאמת הצורה הקבועה של המכשיר, כגון PN צומת קיבול. עבור מעגלים משולבים אנלוגי, בגלל ההשפעה הגדולה של גודל הביצועים הקיבול דינמי דינמי של המעגל, טרנזיסטור מקביל המבנה, צינור MOS באותו אורך רוחב יחס, מאמצת מבנה של מקור משותף באזור ניקוז, הקטינה באופן משמעותי את השטח הכולל של אזורי מקור ניקוז, ובכך להקטין את הקיבולת הצומת באותו זמן. הפחתת מקור המכשיר MOS וניקוז צומת PN צומת הקיבול, כדי לשפר את המאפיינים הדינמיים של המעגל.

1.png


על פי הניסיון, באמצעות צינור MOS מקופל השער, רוחב של כל טרנזיסטור אצבע יש לבחור על מנת להבטיח כי התנגדות השער של הטרנזיסטור הוא פחות הדדי של מוליכות שלה. ביישומי רעש נמוך, ההתנגדות השער צריך להיות 1 / gm, 1/5 עד 1/10, ומספר צינורות MOS במקביל הוא גם מספר interdigits, אשר נקבע על ידי רוחב ערוץ W של המכשיר ואת הערוץ רוחב של צינור קטן בגודל MOS המתאים interdigital. בנוסף לשקול את הביצועים אופטימיזציה של התקן יחיד, יחס הממדים של צינור קטן MOS צינור צריך גם לשקול את השטח הכבוש על ידי כל התקנים מקבילים, דרישות הפריסה של הפריסה ואת ההשפעה של פיזור התהליך.


כאשר מבנה interdigital הוא אימץ, מדד המזלג שונים יש השפעה שונה על הביצועים של המעגל. להלן 3 אצבעות interdigitated ו 4 מבנים התקן interdigitated נלקחים כדוגמאות כדי להמחיש את הדמיון ואת ההבדלים בין מוזר ואפילו interdigits. כפי שמוצג באיור 2.

2.png


מבנה המכשיר המשוכלל מוזר שווה באזור של אזור דליפת המקור, כלומר, קיבול המקור אותו וקבל הניקוז. עבור מבנה המכשיר של אצבע ממוספרת אפילו, מספר אזורי הזליגה במקור אינו שווה, וההבדל בין השניים הוא אזור פעיל. לכן, השטח הכולל של המקור ואת ניקוז שונה, ולכן הקיבול המקביל הוא גם שונה. בעת תכנון הפריסה, עלינו לשקול איזה מוט הוא רגיש הקיבול, ולאחר מכן להפחית את השטח של הקוטב המתאים. ככל שהאזור קטן יותר, כך הקיבול קטן יותר.


מן הניתוח לעיל, בתכנון של טרנזיסטור interdigital, צריך ככל האפשר את השימוש בשיטה interdigital מוזר הוא אימץ טרנזיסטור לתוך ריבוי טרנזיסטור אצבע מקביל, אם כי יש את היתרונות של הפחתת התנגדות השער, אבל מגדיל באופן משמעותי את הקיבול סביב המקור ואת אזור הניקוז. עבור מספרים מוזרים של קיפול (מדד המזלג הוא N), הקיבול circumjacent של אזור ניקוז המקור:

3.png

E הוא אורך שטח הדליפה, ה- W הוא משתנה הרוחב, ו- Cjsw הוא קיבול הקיר הצדדי של אורך היחידה.


זה נמצא מן הצורה העליונה: אם W של צינור MOS הוא בטוח, כדי להפחית את קיבול Cp סביב אזור דליפת המקור, N ו- E חייב להיות הרבה פחות מערך W. אבל בפועל, לפעמים זה עיקרון יהיה בסתירה עם הפחתת יחס רעש השער, ואת השיטה המקביל צריך להיות מאומץ על פי היישום המעשי.


2 שגיאה ואי התאמה של צינור MOS

התכונות החשמליות של המכשירים זהים לא בדיוק אותו הדבר לאחר השלמת התהליך ואת תכונות החומר ואת ההשפעות הטפיליות. לכן, התקנים בודדים ועיצוב הפריסה, המכשיר חייב להילקח בחשבון במלואו את בעיית חוסר ההתאמה ואת השגיאה, דרך עיצוב הפריסה כדי למנוע או להקטין את טעות השגיאה ואת הדמות 3 (א) בצמד ההפרש כדוגמה, איור 3 (ב) שני MOS עם כיוון שונה של הצינור, קל על ידי השתלת יון עיוות גיאומטרי אנאיזוטרופי שנגרם על ידי אי התאמה. הפריסה המוצגת באיור 3 (ד) היא מבנה מקור משותף. כאשר יש צל שנוצר על ידי זווית ההזרקה, אחד ממוקם באזור הניקוז והשני ממוקם באזור המקור, מה שהופך את שתי צינורות MOS לא תואמים. איור 3 (ג) הוא סימטריה טובה.

4.png

בפריסה בפועל, צינור וירטואלי הוא הוסיף בדרך כלל לשני הצדדים עם דמות 3 (ד) כדי לשפר את הסימטריה כפי שמוצג באיור 4.

5.png

חשוב לכיוון הקו בסימולציית המעגל CMOS, כפי שמוצג באיור 5 (א), יש קו מתכת חופשי דרך הצד M1, אשר יקטין את הסימטריה, מה שגורם לאי התאמה גדולה יותר בין M1 ו- M2 , על מנת להקטין את השפעת הסביבה, להיות ליד סימטריה M2 באותו חוט (או מושעה), כפי שמוצג באיור 5 (ב) על מנת למנוע את אפקט mismatch של צינור MOS באותו כיוון, כמו שמוצג בתרשים 6, יכול לקחת את העיקרון המשולב לחצות, כל צינור MOS ו צינור MOS למספר אפילו, ואז לחצות להציב, מימוש של "פריסה קונצנטריים". זה מאפשר התאמה בין M1 ו- M2. אבל בהתחשב גורם מוביל, החיווט יהיה מורכב יותר, ואת הקושי של סימטריה החיווט יהיה גדול יותר. לכן, רק בנמל קלט של מגבר תפעולי דיוק גבוהה יהיה טופס זה יאומץ.

6.png

7.png


3 ההתנגדות ההתנגדות ואת ההתאמה קיבול

מידת ההתאמה של ההתנגדות polycrystalline היא פונקציה של גודל גיאומטרי. רוב הכללים עבור הפריסה של התקן MOS חלים גם על ההתנגדות. ההתנגדות של פרופורציות ארוכות ורחבות חייבת להיות מורכבת מאותה התנגדות יחידה בסדרה או במקביל (עם אותו כיוון). בעת תכנון מבנה בעל התנגדות יחסית, המאפיינים החשמליים של המעגל קשורים בעיקר לדיוק היחסי, אך יש לו מערכת יחסים חלשה עם ערכי הערך המוחלט של נגד יחיד. בתכנון הפריסה, נגדים פרופורציונליים אלה משתמשים לעתים קרובות במבנה הקשר של המטריצה כדי להפחית את שגיאת הפרופורציה.


עבור מעגלים דיוק גבוהה, הפריסה של הקבל חייב לפעול לפי העקרונות לעיל עבור טרנזיסטורים נגדי. השגיאה של קיבול בעיקר בא מן השגיאה של האזור ואת עובי השכבה דיאלקטרי. אז זה דומה ההתנגדות היחסית. כאשר כל קיבול קטן מיוצר על ידי שגיאה בתהליך, את היחס של קיבול יכול להישאר ללא שינוי.


4 תכנון חיווט של ביטול צימוד

הקיבול בין קווי האות יכול ליצור אפקט צימוד. בשני המקרים הבאים יש את הקיבול:

(1) שני קווי האות חופפים בשכבות שונות כדי ליצור קבלים חופפים.

(2) שני קווי האות מקבילים לאותה שכבה, ויוצרים קיבול מקביל.

ניתן להפחית את הקיבול החופף ואת הקיבול המקביל על ידי הקטנת שטח החפיפה והאורך המקביל בין המוליכים, וכדי לחבר מוליך עם פוטנציאל מקורקע או קבוע בין שני מוליכים מקבילים כדי להגן על קרוסטולק ביניהם.


אפקט ההתנגדות של קו החשמל גורם גם לצימוד, מה שהופך את המתח לא יציב ויוצר את הרעש, ואת קו החשמל ניתן לקצר או להרחיב את ההתנגדות.