הבית > חֲדָשׁוֹת > תוכן

עיצוב מותאם אישית פריסה מלאה על בסיס פלטפורמת Zeni EDA מערכת

Jan 04, 2018

1. מושגים בסיסיים

1.1 שטח

הפריסה היא תהליך התכנון של הפיכת מבנה מוצק תלת-מימדי לדמות גיאומטרית דו-ממדית. זוהי קבוצה של גרפיקה משולבת הדדית, עם פריסה שונים המתאימים שלבי תהליך שונים, וכל שכבה מיוצג על ידי דפוסים שונים. הוא כולל את המידע הפיזי הקשור של גודל המעגל, הטופולוגיה של כל שכבה והתקנים אחרים. זהו הפלט הסופי שהמעצב מספק לצמח.


1.2 עיצוב פריסה

זה ממיר כל רכיב, כולל טרנזיסטורים, נגדים, קבלים וכן הלאה, לתוך מידע הפריסה הדרושים לייצור מעגלים משולבים. זה כולל בעיקר את השלבים של חלוקת גרפי, תכנון הפריסה, פריסה וחיווט, ודחיסה. עיצוב פריסה הוא צעד הכרחי כדי להשיג ייצור מעגלים משולבים. זה לא רק קשור לתפקוד של מעגל משולב, אלא גם משפיע על הביצועים, עלות האזור, צריכת החשמל והאמינות של המעגל המשולב במידה מסוימת. עיצוב הפריסה הוא גשר המעגל המשולב מעיצוב ועד ייצור.


1.3 יישום מערך מעגלים משולבים

יישום פריסה מעגל משולב ניתן לחלק התאמה אישית מלאה (מלא מותאם אישית) עיצוב חצי התאמה אישית (Semi- מותאם אישית) עיצוב. עיצוב מותאם אישית חצי כולל עיצוב מערך השער, הדלת ואת עיצוב הים, עיצוב תא סטנדרטי, עיצוב בלוק עיצוב המכשיר ההיגיון לתכנות. כל שיטת העיצוב המותאמת אישית מבוססת על מערכת הגרפיקה האינטראקטיבית של האדם והמכונה, אשר עוצבה על ידי מעצב הפריסה מהגרפיקה וממדי כל התקן מוליך למחצה, עד לפריסה וניתוב של הפריסה כולה. המאפיינים של תכנון מותאם אישית מלא הוא לייעל את הפרמטרים מעגל ופרמטרים פריסה עבור כל רכיב, ולקבל את הביצועים הטובים ביותר ואת גודל השבב הקטן, אשר תורמת לשיפור האינטגרציה והפחתת עלות הייצור. עם התקדמות מתמשכת של אוטומציה עיצוב, עיצוב מותאם אישית מלאה

חלקם יורד משנה לשנה.



2. מבוא קצר למערכת תשעת הימים EDA

יישום של Huada אלקטרונית הארכה תשעה ימים EDA המערכת היא בקנה מידה גדול המעגל המשולב עיצוב EDA כלים שפותחה על ידי סין, והוא תואם את המערכת הבינלאומית EDA המרכזי, בקנה מידה משולב עיצוב מעגל לתמוך מיליוני שערים, יכול להיות תקן נתונים בינלאומיים סטנדרטיים המרה, הוא הוחל יותר מ -20 מכללות ואוניברסיטאות מסחרי מעגלים משולבים עיצוב החברה בדרום מזרח סין, במיוחד לשחק תפקיד בעיצוב סימולציה של מעגל משולב במהירות גבוהה, פיתחה בהצלחה מספר מעגל משולב מעגל משולב . זה כולל בעיקר את החלקים הבאים: ZeniSE (עורך סכמטי) עקרון כלי עריכה תרשים, זה יכול להיות המרה בפורמט EDIF, ספייס מוטבע סימולציה תמיכה צד שלישי); ZeniPDT (כלי עיצוב פיזי) עורך הפריסה; הוא יכול לספק רב חלון רב יחידת פריסת עריכת פונקציה, והוא יכול לתמוך מיליוני גודל השער גודל הקובץ: 1000 KB אימות פיסיקלי אימות ZeniVERI כלי כלי אימות פריסה אשר ניתן להשתמש בבדיקת כלל הנדסה גיאומטרי בדיקת (ERC) ו netlist ההיגיון ואת הפריסה netlist השוואה (LVS) כגון פריסת כלי עיצוב מודול הוא ZeniPDT, יש לו מבנה תכנון היררכי בדיקת יכולת עריכה מקוונת תהליך העיצוב, ומספק את ממשק כפי שמוצג באיור 1 לכתוב נתונים סטנדרטיים,

1.png


3. דוגמאות עיצוב

כל אחד ממעגל המעגלים הדיגיטליים CMOS מורכב מכמה יחידות לוגיות בסיסיות (לא, שער NAND או שער), והתכנון הבסיסי של פריסת התא מבוסס על תכנון מעגל טרנזיסטור. בתכנון הפריסה, היא כוללת את אופן עיצוב צורת המסכה, כיצד לארגן את מיקום הטרנזיסטור, את מיקום חור המגע ואת מיקומו של מוביל האות. הבא נועד עבור דוגמה של גורם D עבור רכישת נתונים.


3.1 תרשים מעגל ועקרון העבודה של D Flip-flop

D מעגל ההדק, כפי שמוצג בתרשים 2, דיאגרמת מעגל זו נבנית באמצעות מודול ZSE תשעה ימים EDA כלי מערכת, עקרון העבודה הבסיסית היא: הראשון CLB = 1 כאשר השעון האות CLK = 0, אותות DATA לתוך המרשם הראשי יחידה על ידי ביצוע TG1, מן המרשם עקב הולכה TG4 ויצירת לולאה סגורה, לנעול את האות המקורי, אות הפלט של CLK לשמור על קבוע כאשר 0 לקפוץ ל 1, יחידת רישום הראשי עקב הולכה TG2 טופס לולאה סגורה DATA אות התפס עבור מחצית את האות קלט, זה גם על ידי TG3 דרך שער NAND ו ממיר מהפך הגיע Q. כאשר CLK משתנה מ 1 עד 0, ה- Flip Flop מזין את האות קלט נועל את הפלט המקורי מדינה. יחידת זיכרון לפעמים צריך להיות מוגדר, ואת האות CLB במעגל פועל כגורם ההדק עבור 0 של המשימה. כאשר CLB = 0, הפלט של שני נאלץ לשער 1 NAND 0 או 1, ללא קשר לשעון, מסוף היציאה של Q מוגדר 0.


3.2 עיצוב הפריסה של יחידת משנה של גורם D

ההדק D מוצג באיור 2 מורכב 5 ממירים, שני שער NAND, שני שער שידור ושני ממירים מבוקרים שעון. בחר את הפריסה המתאימה של יחידת השער הלוגית, והשתמש במודולים אלה כדי ליצור את ה- D.

2.png


עבור עיצוב פריסת IC מותאמת אישית לחלוטין, אנחנו צריכים פלטפורמות עבודה, כולל עיצוב חומרה, עיצוב תוכנה EDA ומסמכים תהליך וכללים קבצים עבור פריסת העיצוב. עיצוב החומרה של זה Flip Flip הוא תחנת עבודה Ultra10 Sun, תוכנת עיצוב הוא תשעה ימים EDA המערכת, ואת 0.6um סיליקון רשת CMOS התהליך משמש.


המהפך CMOS היא היחידה הבסיסית ביותר במעגל הדיגיטלי, המורכב זוג צינורות משלימה MOS. האמור לעיל הוא צינור PMOS (צינור העומס), ואת הבא הוא צינור NMOS (צינור הכונן). פונקציות הלוגיקה של מעגל מהפך יכול להרחיב מעגלים לוגיים בסיסיים כגון "לא", "לא" וכן הלאה, ולאחר מכן לקבל כל מיני מעגלים לוגיים משולבים ומעגלים לוגיים רציפים.


בתרשים מעגל, הקו המצויר בין נקודות הקצה של כל מכשיר מיוצג על ידי צומת פשוטה של שתי שורות. אבל עבור הפריסה הספציפית של הפריסה הפיזית, עלינו להיות מודאגים בקשר פיזי בין שכבות הקישוריות השונות. בתהליך הסיליקון CMOS, לא ניתן לחבר ישירות את סוג N ואת אזור הדיפוזיה מסוג P.

לכן, חייבת להיות שיטה של חיבור דליפה פשוטה בין המבנה הפיזי לבין המבנה הפיזי. לדוגמה, לפחות חיבור אחד ושני חורי מגע נחוצים במבנה הפיזי. התיל עשוי בדרך כלל מקווי מתכת. ניתן לקבל את פריסת המעגל המקומי של המהפך כפי שמוצג באיור 3 (א). באופן דומה, אנו יכולים לחבר את המקור של צינור MOS לחיבור פשוט בין VDD כוח VSS הקרקע דרך חוטי מתכת וחור המגע. כפי שמוצג באיור 3 (ב), את קו החשמל חוט הקרקע בדרך כלל להשתמש חוט מתכת, ואת החיבור לרשת יכול להתבצע על ידי רצועת polysilicon פשוטה. איור 3 (c) מציג את ההופכי של המעגל הסמלי הסופי פריסת ציור על ידי תשעה ימים עיצוב כלי הפריסה כפי שמוצג באיור 4. פריסה של יחידות בסיסיות אחרות ניתן לקבוע על ידי זה.

3.png

4.png


3.3 עיצוב Layout של Flip Flip

ראשית, ספרייה בשם DFF נבנית, וכל פריסת יחידה מאוחסנת בספריית DFF, ויחידה חדשה בשם DFF מוגדרת בספריה. יחידות המשנה נקראות ואת הפריסה של ההדק D המתאים מסודר, ואחריו הקשר בין היחידות. שכבת 1 משמש בעיקר מתכת, מתכת 2 ו polysilicon חיווט החור קשר משמש כדי לחבר את האזור הפעיל ואת המתכת 1, דרך חורים לחבר את מתכת 1 ו מתכת 2, בין polysilicon ו polysilicon ואת אותה שכבת מתכת מחובר ישירות לאחר השלמת פריסת העיצוב, ולאחר מכן להשתמש פריסה כלי אימות ZeniVERI פריסת פריסת תכנון פריסה אימות לבסוף, לאחר אימות של פריצת ההדק D כפי שמוצג באיור 5.

5.jpg