הבית > תערוכה > תוכן

מערך שער לתכנות שדה

Mar 11, 2019

מערך שער לתכנות שדה (FPGA) הוא מעגל משולב שנועד להיות מוגדר על ידי לקוח או מעצב לאחר הייצור - ומכאן המונח "שדה לתכנות". תצורת FPGA מוגדרת בדרך כלל באמצעות שפת תיאור חומרה (HDL), הדומה לזו המשמשת למעגל משולב ליישום ספציפי (ASIC). דיאגרמות מעגל שימשו בעבר כדי לציין את התצורה, אבל זה נדיר יותר בשל הופעת של כלי אוטומציה של תכנון אלקטרוני.


FPGA ספרטני מ Xilinx

FPGAs מכילים מערך של בלוקים לוגיים הניתנים לתיכנות, וכן היררכיה של חיבורים reconfigurable המאפשרים בלוקים להיות "חוטית יחד", כמו שערים לוגיים רבים שניתן inter-wired בתצורות שונות. בלוקים לוגיים יכולים להיות מוגדרים לביצוע פונקציות קומבינציות מורכבות, או פשוט שערים לוגיים פשוטים כמו AND ו- XOR. ברוב FPGA, בלוקים לוגיים כוללים גם אלמנטים זיכרון, אשר עשויים להיות כפכפים פשוטים או בלוקים מלאים יותר של זיכרון. FPGAs רבים ניתן לתכנת מחדש ליישם פונקציות לוגיות שונות, המאפשר מחשוב גמיש reconfigurable כמו מבוצע בתוכנת מחשב.